

H10-335641

[Abstract]

[Subject]To provide a manufacturing method of a semiconductor device where a breakdown voltage of a device is improved and a signal of large amplitude can be applied to a gate electrode.

[Solving Means] A N- source/drain region 13 is formed on a surface of a semiconductor layer 11. An oxidation resistant film 16 is formed by laminating a silicon nitride film. An end 18 of a diffusion window of the N- source/drain region 13 is recessed back toward a mask end 17 of an oxidation resistant film 15 by a predetermined length X. LOCOS oxidation films 19 and 20 are formed by using the oxidation resistant film 15, and a gate electrode 23 is formed extending over a part of the LOCOS oxidation film 19. A N-type impurity is ion-implanted, thereby forming a N+ source/drain region 24.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平10-335641

(43)公開日 平成10年(1998)12月18日

(51) Int.Cl.⁵ H 0 1 L 29/78

微別記号

H01L 29/78

FΙ

301S

審査請求 未請求 請求項の数2 OL (全 5 頁)

(21)出順番号

(22)出顯日

特顯平9-142240

平成9年(1997)5月30日

(71)出額人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72) 発明者 西部 栄次

大阪府守口市京阪本通2丁目5番5号 三

并電機株式会社内


(74)代理人 弁理士 安富 耕二 (外1名)

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 素子の動作耐圧を向上して、ゲート電極に大振幅の信号を印加できる半導体装置の製造方法を提供する。

【解決手段】 半導体層11表面にN-ソース・ドレイン領域13を形成する。シリコン窒化膜を堆積して耐酸化膜16を形成する。耐酸化膜15のマスク端17に対してN-ソース・ドレイン領域13の拡散窓の端18を一定距離Xだけ後退させる。耐酸化膜15によりLOCOS酸化膜19、20を形成し、LOCOS酸化膜19の上部の途中まで延在するゲート電極23を形成する。N型不純物をイオン注入してN+ソース・ドレイン領域24を形成する。



【特許請求の範囲】

【請求項1】 一導電型の半導体層の表面に、ソース・ ドレイン形成用の拡散窓を形成する工程と、

1

前記拡散窓から逆導電型の不純物を拡散して第1のソー ス・ドレイン領域を形成する工程と、

前記ソース・ドレイン領域の上部、および前記ソース・ ドレイン領域間の前記一導電型半導体層の上部に、耐酸 化マスクを形成する工程と、

前記半導体層の表面を選択酸化して、LOCOS絶縁膜 を形成する工程と、

前記ソース・ドレイン領域間の半導体層上に、前記し〇 COS酸化膜の上部の途中まで延在するゲート電極を形 成する工程と、を具備する半導体装置の製造方法におい

前記拡散窓の位置を、ゲート長の実行値が拡大するよう に前記耐酸化膜の位置より後退させたことを特徴とする 半導体装置の製造方法。

【請求項2】 前記半導体層がP型であり前記ソース・ ドレイン領域がN型であることを特徴とする請求項1記 載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高耐圧のMOS素 子を組み込んだ半導体装置の製造方法に関し、特にその 動作配圧の高上に探する。

[0002]

【従来の技術】MOS型LSI内部に例えば数十Vもの 電圧振幅を制御する素子を集積化する場合、その素子は 他の小信号用の索子とは構造を別個に設計・製造する必 要が生じる。図4、図5に従来の高耐圧MOS素子の製 30 造方法を示した。尚、斯る素子は例えば特開平6-26 8262号に記載されている。

【0003】先ず図4(A)を参照して、P型の半導体 層1上にレジストマスク2を形成し、リン(P)をイオ ン注入することでN一型のソース・ドレイン領域3を形 成する。その後レジストマスク2を除去し、熱処理を与 えることによりソース・ドレイン領域3を所望の深さま で拡散する。図4(B)を参照して、半導体層1表面に 新たな薄いシリコン酸化膜4を形成し、その上にシリコ ン窒化膜を堆積し、これをパターニングすることにより 40 耐酸化膜5を形成する。

【0004】図4(C)を参照して、全体に酸化性熱処 理を与えることにより、ソース・ドレイン領域3の上に LOCOS酸化膜6、7を形成する。図5(D)を参照 して、LOCOS酸化膜6の間の半導体層1上に多結晶 シリコンからなるゲート電極8を形成し、LOCOS酸 化膜6、7の間のN-ソース・ドレイン領域3表面にN +ソース・ドレイン領域9を形成する。

【0005】LOCOS酸化膜7は索子分離用の酸化膜

・ドレイン領域3、9との絶縁耐圧を向上する目的で設 けられている。そしてN-ソース・ドレイン領域3形成 用のレジストマスク2の端とLOCOS酸化膜5形成用 の耐酸化膜5の端とは一致させており、その結果N-ソ ース・ドレイン領域3の端はゲート電極8下部において LOCOS酸化膜6の端に一致するか、もしくは横方向 拡散によりもっと内側で半導体層表面1の平坦部分に終 端している。

[0006]

10 【発明が解決しようとする課題】ゲートに小振幅の信号 を印加することによってソース・ドレイン間に大振幅の 信号を制御する場合は、耐圧を維持すべきはゲート・ド レイン間耐圧(Vdg)であり且つゲート開放でソース ・ドレイン間電圧を変化させたときの耐圧(BVds) である。ところが、例えばレベルシフト回路等のように ゲートに数十Vもの大振幅の信号が印加されるような場 合は、前記の特性に加えて、ゲートに斯る電圧を印加し たときのソース・ドレイン間耐圧 (動作耐圧) が最も重 要な特性となる。

【0007】図6に従来の動作耐圧特性を示した。ゲー 20 ト電圧VGを一定にし、ソース・ドレイン間電圧Vds を変化させたときのソース・ドレイン間電流Idsを測 定し、且つゲート電圧VGを例えば10Vステップで変 化させた時の特性をプロットしたものできる。提来の要 子、特にNチャンネル素子においては、例えばゲート電 圧が約40 Vの時に所望のソース・ドレイン間電圧 V d sを印加しただけで、接合破壊により素子自体が破壊し てしまうことが明らかになった。従って動作耐圧が小さ く、所望の振幅の信号制御ができないと言う欠点があっ た。単純にゲート幅Wを広げることで動作耐圧を向上す ることも可能ではあるが、パターンサイズを増大するこ とになる。

[0008]

【課題を解決するための手段】本発明は上述した従来の 課題に鑑み成されたもので、ソース・ドレイン領域の拡 散窓の端をLOCOS酸化膜の耐酸化膜の端より後退せ しめ、実質的なチャンネル長GLを拡大することによ り、動作耐圧を向上した半導体装置の製造方法を提供す るものである。

[0009]

【発明の実施の形態】以下に本発明の実施の形態を図1 を参照しながら詳細に説明する。図1~図4は本発明の 集積回路の製造方法を工程順に示す断面図である。先 ず、図1 (A)を参照して、シリコン半導体基板等から なるP型半導体層11を準備し、その表面を初期酸化し て酸化膜を形成する。酸化膜の上にレジスト膜を形成 し、ホトマスクにより所望パターンを露光、現像してレ ジストマスク12を形成する。上方からリン(P)を加 速電圧100KeV、ドーズ量3E12程度でイオン注 であるが、LOCOS酸化膜6はゲート電極8とソース 50 入してN-型のソース・ドレイン領域13を形成する。

その後レジストマスク12を除去し、基板全体に100 O℃、数時間の熱処理を与えることによりN-ソース・ ドレイン領域13を拡散深さ2.0 μ程度に拡散する。 【0010】図1(B)を参照して、基板表面に新たに 膜厚500Å程度の酸化膜14を形成し、その上に常圧 CVD法等によりシリコン窒化膜を堆積する。シリコン 窒化膜の上にレジストマスクを形成し、該レジストマス クによりシリコン窒化膜をパターニングして、N-ソー ス・ドレイン領域13表面に位置する耐酸化膜15と、 N-ソース・ドレイン領域13間のP型半導体層11上 10 に位置する表面に位置する耐酸化膜16とを形成する。 設計上は、耐酸化膜16の線幅がこのトランジスタのゲ ート長GL (5~6 µ) にほぼ等しくなる。 そして図1 (A) の工程において、耐酸化膜15の端の位置17に 対して、N-ソース・ドレイン領域13を形成するレジ ストマスク12の端の位置18を1.0μ~2.0μ程 度後退させておく。この後退させた長さ(図示X)を以 下マイナスオーバーラップOLと称する。

【0011】図1(C)を参照して、基板全体を酸化性 の雰囲気中で熱酸化することにより、LOCOS酸化膜 20 19、20を形成する。耐酸化膜16の位置に対してレ ジストマスク12の位置18を後退させたことにより、 N-ソース・ドレイン領域13の端はLOCOS酸化膜 19の下部で終端する。図2(A)を参照して、LOC OS酸化膜19、20で囲まれた基板表面を清浄化し新 たに酸化して膜厚500~2000人のゲート酸化膜2 1を形成し、次いでLOCOS酸化膜19とLOCOS 酸化膜20とで挟まれたN-ソース・ドレイン領域13 の表面にも形成された厚い酸化膜を除去し、再度酸化し 上に膜厚2000A程度のポリシリコン層をCVD法に より堆積し、これにリンドープした後、ポリシリコン層 をパターニングすることによりゲート電極23を形成す る。ゲート電極23はLOCOS酸化膜19上部の途中 まで被覆する。そして、リン (P)を60KeV、5. OE13程度の不純物濃度でイオン注入し、熱処理を加 えてN+ソース・ドレイン領域24を形成する。

【0012】以上の方法によって得られた素子は、図2 (A) に示したように、設計上のゲート長GLに対し て、マイナスのオーバーラップOLを設けた分だけ実効 40 的なゲート長しeffが拡大する。また、図2(B)に 示したようにN-ソース・ドレイン領域13の端がLO COS酸化膜19の下部で終端する事により、チャネル に最も近い部分のリンの不純物濃度が従来より上昇する (図示斜線部分25)。これはLOCOS酸化膜19を 形成した事によるリンの偏析(パイルアップ)現象によ るものである。この領域は等価的にN+層と考えること ができるので、抵抗値が小さく、故にドレイン電界の勾 配が上昇部分25内部では小さい。従ってソース・ドレ イン間の電位差の解消は主としてP型半導体層11内部 50 で行われることになる。

【0013】以上の方法によって作られた素子の動作耐 圧を図6に示した特性図と同様に測定した結果、ソース ・ドレイン間電圧Vdsを最大80Vまで変動させたと ころ、従来の素子がゲート電圧VG=40Vで破壊に至 ったのに対し、オーバーラップOLをマイナス1 0 µ としたときにはVG=70Vまで耐えることができ、オ ーパーラップOLをマイナス1.5μとしたときにはV G=100Vまで耐えることができ、オーバーラップO Levilta $0 \mu e l t e t VG = 100 V t$ も破壊には至らなかった。

【0014】と同時に、動作時におけるチャネルから半 導体層11への漏れ電流 Isubの減少を観測すること ができた。図3は、ソース・ドレイン間電圧Vdsを6 OVで固定し、ゲート電圧をOV~100Vまで変化さ せたときの基板電流Isubを測定した特性図である。 オーバーラップOL=Oの従来品では、ゲート電圧VG の増大に伴い一旦飽和してピークを迎え、その後再度上 昇するようなカーブを描く。ドレイン接合には基板電流 Isubが重畳して流れるので、基板電流!subが大 きいことは素子の耐圧を低下させる要因であり、このよ うに再度上昇する現象が動作耐圧を低下させている一因 と考えている。これに対して、オーバーラップOLを設 けたものでは、従来のような再度上昇するようなカーブ が観測されず、更にオーバーラップ〇Lをマイナス1. Oμからマイナス2. Oμまで変化させたときに、その 値が大きくなるほど最大基板電流値が低下することが確 認された。これは上記パイルアップによりチャネルに隣 接するN-ソース・ドレイン領域13の不純物濃度が実 て薄い酸化膜22とする。それらの酸化膜21、22の 30 質的に従来より増大していることが一因であると考えて いる。・

> 【0015】従って本発明によれば、N-ソース・ドレ イン領域13の端部を後退させることにより、素子の動 作耐圧を向上できるものである。これにより、Pチャン ネル型素子と組み合わせて高耐圧の相補型回路を構成で きるものである。

[0016]

【発明の効果】以上に説明したとおり、本発明によれば N-ソース・ドレイン領域13とLOCOS酸化膜19 との位置を調整することにより、パターンサイズの増大 無く素子の動作耐圧を大幅に増大できる利点を有する。 しかもマスク変更だけで済むので、何ら付加工程を要す ることなく実施できる利点を有する。

【図面の簡単な説明】

【図1】本発明の製造方法を説明するための断面図であ る.


【図2】本発明の製造方法を説明するための断面図であ る.

- 【図3】本発明を説明するための特性図である。
- 【図4】従来例を説明するための断面図である.


【図5】従来例を説明するための回路図である。


【図6】従来例を説明する特性図である。

【図1】




【図2】







[図3]



【図4】



【図6】



[図5]

